[회사소개]
· 주력제품
  - DRAM 칩 & 모듈, ECC DRAM, DRAM KGD, NAND Flash 등
· 직원수 : 4,500명
· 근무지 : 산시성(섬서성) 시안시

[모집분야 및 자격요건]
● DFT(Design for Test) 엔지니어
  - SoC level DFT Architecture 정의
  - SoC 칩에 대한 DFT 전략 구현 및 설계와의 협업
  - Scan, boundary scan, Mem BIST및 Logic BIST를 포함한 기본 DFT Scheme 구현
  - 적용 범위가 넓고 비용측면에서 효과적인 테스트 패턴 개발
  - 시뮬레이션 및 static timing 분석 tool을 이용하여 DFT logic 및 테스트 패턴 검증
  - DFT와 관련된 문제에 대해 타팀 지원
[자격요건]
  - 과장급
  - 4년제 대졸(학사) 또는 석사
  - 영어 가능자
  - IC Design Flow 기본 지식 보유자(코딩, 시뮬레이션, 검증, 합성 및 STA포함)
  - BIST, SCAN, JTGE 및 ATPGT 등 일반적인 DFT 방법에 대한 이해
  - Basic Mentor/Synopsys DFT Flow 및 Tool에 대한 지식 보유 및 활용 경험자
  - Verilog/VHDL language 숙련자
  - Shell/TCL/Perl program 또는 C program 능숙자
  - Good communication and presentation skills 보유자
[처우]
  - 주택 : 회사제공
  - 교통 : 협의
  - 근무시간 : 08:00 ~ 17:00
  - 항공권 : 협의
  - 의료보험 및 연 1회 건강검진
  - 휴가(유급) : 협의
● 제출서류 : 국/영문이력서