[회사소개]
· 주력제품
  - DRAM 칩 & 모듈, ECC DRAM, DRAM KGD, NAND Flash 등
· 직원수 : 4,500명
· 근무지 : 산시성(섬서성) 시안시

[모집분야 및 자격요건]
● DFV(Design and Functional Verification) Engineer
  - Floor-plan, power planning, Place, CTS 및 Route를 포함하여 backend에 중점을 둔 디지털 설계 개발
  - 프런트 엔드 설계자와 협력하여 timing/area/power 의 최적화 및 Static timing 분석
  - tape-out(RC 추출, ECO, DRC, LVS 포함)을 위한 레이아웃 최적화 및 검증
  - Power IR drop 분석 및 최적화, area 및 parasitic layout 최적화, chip size 최적화
  - Static timing 분석 및 설정/유지 보수
  - Equivalence checking을 위한 Formal Verification
  - 기술 요건에 따른 fill structures 생성
[자격요건]
  - 과장급
  - 4년제 대졸이상
  - 영어 가능자
  - SOC tape-out 및 backend design flow(APR) 경력 2 ~ 4년
  - Synopsys/Cadence 경험자
  - 하나 이상의 scripting language(Perl, TCL 또는 Shell) 경험자
  - FE design(RTL code, flow) 및 verification관련 지식 및 경험 보유자
  - 분석 및 디버깅 기술 보유자
[처우]
  - 주택 : 회사제공
  - 교통 : 협의
  - 근무시간 : 08:00 ~ 17:00
  - 항공권 : 협의
  - 의료보험 및 연 1회 건강검진
  - 휴가(유급) : 협의
● 제출서류 : 국/영문이력서